從 ISF 看 LC vs ring oscillator
先備:tank_swing( 與 swing 槓桿)、tank_Q_and_energy_restoration(LC「高 儲能」到底買到什麼、ring 為何無此優勢)、rms_isf( 與 Parseval、ring 的 scaling)| 接下來:serdes_clocking_connection、varactor_tuning_supply_pushing
這頁把 ISF 當成一支統一的尺,逐項量 LC 與 ring 兩種振盪器的差別。重點不是「誰比較好」 (各有用途),而是ISF 框架讓我們看見什麼、看不見什麼。我們會先建一個誠實標明的 toy model, 再用 [P1] / [P2] 的公式把差異量化。
物理直覺(先講結論):LC 像一個沉重的鐘擺——能量大半儲在 tank(、 來回交換), 只有少數 device 偶爾補一點損耗,波形接近正弦、ISF 平滑()、相位敏感度分散在整個週期。 ring 像一排接力傳球的閘——沒有能量儲存元件,每一級都在切換、每一級都在漏雜訊,波形接近方波、 ISF 集中在 transition、相位敏感度尖銳。LC 用「儲能 + 高 」買低 phase noise;ring 用「面積小、 可調、多相位輸出」換較差的 phase noise。
Toy model 假設(誠實標明)
以下是 pedagogical toy model(教學玩具模型,非 transistor-level)。它抓住定性差異, 但不是任何真實電路的量測。
- LC:理想 sinusoidal state(正弦狀態),,ISF ([P1] Fig. 7(a))。amplitude restoration 由 limit cycle 提供([P1] Sec. III-A)。
- ring: 級 inverter delay + 每級獨立 timing noise;ISF 用 triangular(三角形)toy 形狀, 峰值 、能量集中在 transition(實際模擬 ISF 曲線見 [P2] Fig. 5, p.793;三角形近似見 [P2] Fig. 6, p.793)。累積 jitter 用 random walk 模型 ([P2] Eq.(8))。
- 完整 script:
simulations/lab_02_lc_toy_model.py、simulations/lab_03_ring_toy_model.py。
逐項比較表
| 面向 | LC oscillator | Ring oscillator | ISF 怎麼解釋 |
|---|---|---|---|
| 波形 | 接近正弦 | 接近方波(rail-to-rail) | 決定 ISF 形狀(平滑 vs 集中於 transition) |
| ISF 形狀 | ,平滑、全週分佈 | 三角形,尖、集中於 transition | 見 [P1] Fig. 7 |
| amplitude restoration | tank + 非線性 ,徑向擾動衰減 | 每級飽和到 rail,強 restoration | 振幅擾動衰減→只追蹤相位(claim C2) |
| transition slope | 中等(正弦過零斜率) | 陡(快速切換) | 陡邊緣→低 threshold jitter、 集中 |
| 儲能(tank energy) | 高(、 來回交換) | 幾乎無儲能 | 高儲能→大 →低 phase noise |
| noisy device 數目 | 少(1~2 個主動 device) | 多( 級,每級都漏雜訊) | noise 源越多、貢獻越多(但每級 swing 較小) |
| 相位敏感度分佈 | 分散整個週期 | 集中在 transition 視窗 | 集中 |
| ( 的 rms) | ([P2] Eq.16) | [P2] Eq.(16) | |
| jitter accumulation | 慢(高 抗 漂移) | 快(無 reference,random walk) | |
| 典型 phase noise | 低(好 10~30 dB) | 高 | |
| 面積/可調性/多相位 | 大(spiral inductor)、調諧範圍窄 | 小、寬調諧、天生多相位輸出 | (非 ISF 量,但設計常衡量) |
第 1 步:——為什麼 LC 的相位敏感度「攤平」
理想 LC ,其 rms:
注意 normalization 慣例:本站用 ([P1] Eq.(20))。 對 只有 ,故 。 本站 canonical 例子取 作為「含 cyclostationary 折扣後」的代表值——兩者都用, 但算具體 dBc/Hz 時一律用 canonical (見 notation 與 rms_isf)。
下圖把 LC 的 與 ring()的 triangular ISF 疊在一起:ring 的尖峰隨 增大而變矮 (峰值 ),但數目變多( 個 transition),整體 隨 下降。

第 2 步:ring 的三條 [P2] 公式(已對照 PDF 核實)
(a) ring 頻率([P2] Eq.(15), p.794):
- 是每級延遲。factor 2 因為訊號要繞環兩圈才完成一個完整週期(單端 ring 需奇數級反相)。
- 單位檢查: ✓。
- 設計含意:固定 下, 越大每級延遲 越小(每級要更快、更陡 transition)。
(b) ring scaling([P2] Eq.(16), p.794(v7 已重核:根號只蓋常數,Γrms ∝ N^-1.5;正文 4/N^1.5@η=0.75 與 App.B Eq.(55) 三重驗證。v3 曾誤讀為 N^-0.75)):
- 直覺:級數越多,每個 transition 佔週期的「敏感視窗」越窄、單級 ISF 峰值越矮,rms 隨之下降。
- 根號範圍註記:印刷公式的根號只蓋常數 , 在根號外,故 ; 時 ,即論文正文 「solid line = 」([P2] Fig. 8),與正文「the dependence of 」及 App.B Eq.(52)+(54) 的獨立代數三方一致。逐字公式與完整討論見 paper_002 deep-dive。
(c) ring 白噪 phase noise FOM([P2] Eq.(23), p.796,已對照原始 PDF 核實 ✓):
- 前置係數是 : 是級延遲比例常數([P2] Eq.(14),);(MOSFET 通道熱雜訊係數, 長通道 )僅透過 進入。 是功耗([P2] Eq.(21):)。 注意 (噪聲係數)≠ (頻率比例常數)。
- 單位檢查:,取 得 dBc/Hz ✓。
- 的下限為 [P2] Eq.(25):。 [P2] Eq.(23) 的前置係數是 ( 為級延遲比例常數 Eq.(14),); 僅透過 進入。 (v2 曾誤改為 並誤標「逐字核實」,v3 已對照原始 PDF p.796 更正。)
(d) N-independence 結論(claim C7,已核實):
關鍵事實:[P2] Eq.(23) 的 FOM 裡完全沒有 ——固定 與功率 時,single-ended ring 的 phase noise 與級數 無關。微觀上,↑ 會降 (Eq.16),但同時降每級擺幅 (固定 下每級要更快)、又增加噪聲級數;這些隨 的效應在固定 、 下相互抵消, 最後 Eq.(23) 不含 。完整推導見 [P2] Sec. V 與 paper_002 deep-dive。
- 結論:固定中心頻率與功耗下,加級數不會改善 ring 的 phase noise/jitter——[P2] 的招牌反直覺結果。
- 設計含意:選 要看調諧範圍、多相位需求、面積、最高 ,而不是為了 phase noise。
第 2b 步:差動 ring——N-independence 失落的另一半([P2] Eq.(31)–(35), p.796,已核實 ✓)
上面的 N-independence 只講了一半的故事:它是 single-ended CMOS ring 的結論。 [P2] Sec. V-B(p.796)對 differential(差動) MOS ring(電阻負載 、tail current 偏置) 重做同一套記帳,結局反轉——phase noise 公式裡明含一個因子 。以下五條公式均已對照 [P2] 原始 PDF p.796 逐字核實(渲染頁截圖比對)。
(a) 功率記帳從「動態」變「靜態」([P2] Eq.(31), p.796):
- 差動對由 tail current source(尾電流源)恆流偏置:不管有沒有在切換,每級都持續從 抽 (class-A 式的靜態記帳), 級就是 份。
- 單位檢查: ✓。
- 對照 single-ended 的 Eq.(21) :那邊是「每週期充放 」 的動態功耗,功率自動綁著 ;這邊的靜態功耗與 無關——這個記帳差異就是 結局反轉的種子。
(b) 頻率=tail 電流對節點電荷 slew([P2] Eq.(32), p.796):
- 最後一步的物理:每級 transition 是 tail current 對節點電荷 做 slew(斜率充放), ,比例常數收進 (同 Eq.(14)–(15) 的級延遲常數,)。
- 單位檢查: ✓。
- factor-2 flag: 的 2 是「訊號繞環兩圈才回同相」的物理計數(同 Eq.(15)), 與 SSB/時域慣例無關。
(c) 固定 、 之下加 :兩條鏈子同時勒緊
- 由 Eq.(31) 反解:——功率固定,多一級就得砍每級電流。
- 代入 Eq.(32):——電流變小()又要 在更短的級延遲內完成 transition(再一個 )。[P2] p.797 原文(逐字): "increasing the number of stages at a fixed total power dissipation demands a proportional reduction of tail-current sources, which will reduce the swing, and hence , by a factor of ."
- 對照 single-ended:Eq.(21) 在固定 、 下只給 (一次方)。差動多 被勒一次的原因:功率不再隨 的充放電自動記帳,砍 tail 電流是唯一途徑,而砍電流直接砍 swing。
(d) 每個節點的雜訊([P2] Eq.(33), p.796):
- 兩份來源:差動電晶體(下標 ,指 NMOS 差動管)+負載電阻 。: long-channel 平衡級為 、short-channel 為 ([P2] p.796 原文)。
- 單位檢查:;, 故 ✓。
- 個節點:每級差動有兩個輸出節點,全環共 個 single-ended 節點;[P2] p.796 原文:"The phase noise and jitter due to all noise sources is times the value given by (6) and (12)."——這個 2 是節點計數,不是 SSB 慣例的 2。
- tail 源哪去了?同頁原文:"Surprisingly, tail-current source noise in the vicinity of does not affect the phase noise."——影響 phase noise 的是 tail 的低頻雜訊(走 symmetry/ 那條 1/f³ 路,見 symmetry)與偶次諧波附近的雜訊(可用串聯電感 /並聯電容壓制),所以白噪記帳只算差動管+負載兩份。
(e) 收斂:差動 ring 的 phase noise 與 jitter 下限([P2] Eq.(34)/(35), p.796):